



نکات مهم:

- (۱) تمرین های زیر را با نوشتن کد *VHDL* و *Testbench* مربوط به آن پیاده سازی و تست نمایید (با استفاده از *ActiveHDL*).
- (۲) یک فایل گزارش ایجاد نموده و خروجی های شبیه سازی و توضیحات مورد نیاز را در آن قرار دهید.
- (۳) تمام فایل های *VHDL* و تست بنچ و فایل گزارش را در یک پوشه با نام "*CAD_HW02_Name*" قرار دهید و *rar* کنید.
- (۴) فقط یک فایل *rar* شده به آدرس <https://www.dropbox.com/request/3knDRN3iOOxdTWABo7Nh> ارسال کنید.


۱- شکل موج خروجی را برای هر یک از قطعه کدهای زیر با دست رسم کنید. هر کدام را در یک یا دو خط توضیح دهید.

```
process
begin
  C1<= not a;
  wait on a;
end process;
```

```
process
begin
  wait on a;
  C2<= not a;
end process;
```

```
process
begin
  wait until a='1';
  C3<= not a;
end process;
```

```
process
begin
  C4<= not a;
  wait until a='1';
end process;
```



C1


C2

C3

C4



۲- مدار زیر را در نظر بگیرید، هر کدام از ماژول‌های این مدار را در یک پروسس مجزا به زبان VHDL توصیف کنید.



۳- یک ماژول محاسبات ۱۶ بیتی طراحی کنید که عملیات محاسباتی و منطقی روی این دو عدد ورودی را براساس جدول زیر پیاده کند. ورودی‌های A و B و خروجی نتیجه (Y) شانزده بیتی هستند. ورودی SEL بصورت سه بیتی است و نوع محاسبات را براساس جدول داده شده مشخص می‌کند. می‌توانید خروجی Cout (رقم نقلی خروجی) نیز در نظر بگیرید. نتیجه شبیه‌سازی را برای چند ورودی مثال دلخواه (همراه با مقدار دهمی آنها) در گزارش نشان دهید.

فرمول خروجی Y	توضیح	عملکرد	SEL
$Y = A + B$	جمع A و B	جمع	000
$Y = A - B$	A منهای B	تفریق	001
$Y = A \text{ AND } B$	عملگر AND بین A و B	AND	010
$Y = A \text{ OR } B$	عملگر OR بین A و B	OR	011
$Y = \text{NOT } A$	نقیض A	NOT	100
$Y = A \text{ XOR } B$	عملگر XOR بین A و B	XOR	101
$Y = A + 1$	را یک واحد زیاد می‌کند A	افزایش یک واحد	110
$Y = B - 1$	را یک واحد کم می‌کند B	کاهش یک واحد	111

مهلت تحویل: یکشنبه ۲ آذر ۱۴۰۴، تا ساعت ۲۳:۵۵

فقط یک فایل PDF با نام خودتان به آدرس <https://www.dropbox.com/request/3knDRN3iOOxdTWABo7Nh> ارسال کنید.

موفق باشید

احمد رضا حسینی، محمد عیسی زاده، بهراز فرشته، ماهک محمدی، پوریا نوبخت

مهدی امینیان